1樓：長啊長就知道了
主從jk觸發器，qm指的是主觸發器輸出，主觸發器在clk為1期間，波形變化相當於與sr鎖存器一致;輸出q的波形這樣看，（1）初態為0，在clk為1期間，若出現過j=1的訊號，則次態為1，沒有出現，則次態為0；（2）初態為1，在clk為1期間，若出現過k=1的訊號，則次態為0，沒有出現，次態為1. 我說的看法是在下降沿處往前看半個clk週期
數字邏輯電路問題
2樓：熔安電氣
第4題 a，b，e前面加個圈分別表示a，b，e的訊號輸入端子。（並不表示輸入的訊號是a非，b非，e非。）f1，f2也是如此。
當小圈加在元件符號上，才表示這裡的訊號為「非」。（元件的輸入腳加圈，表示低電平有效；元件的輸出腳加圈，表示輸出訊號反相）。
3樓：康教授說健康
左圖是集電極開路輸出的邏輯閘組成線與邏輯：
f1 = (a + b)' ( ab)'
= a'b' (a' + b')
= a'b'
= (a + b)'
右圖是三態門
，en 是控制端，上面的三態門關閉：
f2 = a'b'
= (a + b)'
4樓：匿名使用者
沒有說什麼問題，數字邏輯電路其實就是01的問題。正常情況下吧0、1分析清楚就可以。出現混亂的話看看時序會不會出現競爭冒險的情況。
5樓：匿名使用者
加圈是表示此輸入端訊號低電平為有效電平。
數字邏輯電路問題,題目如下圖
6樓：匿名使用者
你這不是最簡式，最簡與或表示式應該是每項變數最少，相或量最少，此題可以吸收律進一步化簡成；
f=ab+bc
求解數字邏輯電路問題
7樓：匿名使用者
f=bc'+a'c'd'+ac'd+a'b'cd+ab'cd'
=bc'+b'c(a'd+ad')+c'(a'd'+ad)=bc'+b'c(a⊕
d)+c'(a⊙d)
=c'(b+a⊙d)+b'c(a⊕d)
=c'[b+(a⊕d)']+b'c(a⊕d)=bc' + b'c(a⊕d) + c'(a⊕d)' //: x=a⊕d
=bc' + b'cx + c'x'
當a=d時x=0 : f = bc'+c' = c'
當a不等於d時，x=1 : f =b⊕c
請再檢查一遍。
組合邏輯電路和時序邏輯電路的區別
組合邏輯沒有記憶功能，它只能對當前的輸入訊號進行計算，得到的輸出與以前無關 時序邏輯有記憶能力，它的輸出與當前的輸入有關，還與以前的輸出有關。組合邏輯電路的輸出只取決於當前的輸入值 而時序邏輯電路的輸出，不僅取決於當前的輸入值，還與當前電路所處的狀態有關。因此，一般說來，時序邏輯電路中一定包含有記憶...
數字邏輯電路問題,題目如下圖418和419的
18 74138功能來表 ei為使能端 源當ei為高bai電平du 時，74138不工作，輸出全為高電平 當zhiei為低電平時，若無輸入訊號給入dao，74138譯碼輸出標誌gs為高電平 若ei為低電平，且有訊號輸入時，則由優先順序別i7 i6 i0，決定優先順序別高的輸入訊號被譯碼輸出，且譯碼標...
這個邏輯電路符號是什麼啊,這是什麼邏輯電路符號
運算放大器！簡稱運放器 前面那個，看見這個符號旁邊的字母沒有？opamp operating amplifier 運算放大器 的縮寫。帶負號的那個輸入端是反相輸入端。後面這個是比較器 帶圈的是反響輸入端 運放開環應用就是比較器了。這個圖應該是開關電源pwm控制器類器件的原理框圖的一部份。因為是原理性...