1樓：
既然用assign語句作為主結構, 說明你用的是組合電路, 這樣不必定義reg, 也必然會出現競爭冒險. 如果只想看邏輯正確否不想看到毛刺, 只需把時序**改為功能**.
這種電路推薦用always做主結構, 即用時序電路實現. 這樣仍需定義reg, 需要加個input clk.
always @(posedge clk)begin
sum <= a+b;
cin <= a^b;
end當然最好還加個rst輸出,以產生完整的,有reg清0的電路, 實用可靠. 這樣不**能還是時序**都不會出競爭冒險了.
2樓：扎克斯a菲爾
自帶**器出現延時是正常的；你的設計用的是組合邏輯，容易產生競爭冒險，可以通過同步處理，加一個時鐘，然後用d觸發器輸出，能解決毛刺問題
3樓：匿名使用者
用assign的話sum和cout應該是線型（wire）的，你那定義的是reg型的，應該是這個問題，你試試看，歡迎追問！
急!誰幫我看一下這段verilog**什麼意思?
4樓：無敵趙小靜
always @ (posedge clk or negedge rst_n) 意思是在時鐘的上升沿或復位的下降沿會執行下面的操作
begin
if(!rst_n) 如果復位（rst_n這個訊號為低電平） 那麼下面三個訊號為0
begin
send_req_0 <= 0;
send_req_1 <= 0;
send_req_2 <= 0;
endelse 否則（rst_n這個訊號不為低電平） 那麼下面三個訊號賦三個不同的值
begin
send_req_0 <= send_req;
send_req_1 <= send_req_0;
send_req_2 <= send_req_1;
endend
assign pos_send_req = send_req_1 & (~send_req_2); 這個跟上面的always 塊是分開的，是pos_send_req 訊號的值為send_req_1 & (~send_req_2)
幫忙翻譯一段日語介紹，謝謝！急，請幫忙翻譯一段日語，謝謝，急！！！！！
2000年作為系列而發行，從dance classic到稀有的名唱片 最時尚流行歌曲為止，將醇正而豐滿的 介紹給你的傳說中的disc guide juicy 回來了。收錄了 甜美的悲傷的帥氣的歌 的 越400張，以1980年代 1990年代 2000年代區分，以全綵色內容介紹。作者 挑選人印南敦史深...
看圖寫話幫忙編寫一段話,請學霸幫忙寫一段看圖寫話
下雪了，明明 樂樂和小夥伴們，一起堆了個雪人。你瞧 黑眼睛，紅鼻子，多可愛呀！小夥伴們都開心的笑了。不知不覺中冬天又來臨了，我和我的小夥伴們想一起去室外打雪仗扔雪球，於是我們大家一起來到了室外我和我和小明一起在堆一個雪人兒，小麗和小紅她們倆開心的玩著打雪仗，這真是一個美麗的時光啊！冬天來了，小朋友們...
幫忙翻譯下一段英文 50，幫忙翻譯一段英語
英語八級翻譯 修改後的核反應堆，一個系列的鑽石到場在一個陣列中weremade九100mmdiameterwafers覆蓋310 mm 310毫米的380 mm 380 mm廣場沉積區域。使用9片在高均一性的允許多個實驗反應堆進行simulta neously工藝條件下，也允許相同破壞性的表徵在較大...